

引用格式:刘振宇,宋树祥,蒋品群,等. 二阶高精度离散时间 Sigma-Delta 调制器的设计[J]. 微电子学与计算机,2021,38(6): 77-81. [LIU Z Y, SONG S X, JIANG P Q, et al. Design of second order high precision discrete time sigma delta modulator[J]. Microelectronics & Computer, 2021, 38(6): 77-81.]

二阶高精度离散时间 Sigma-Delta 调制器的设计

刘振宇,宋树祥,蒋品群,蔡超波,岑明灿
(广西师范大学 电子工程学院,广西 桂林 541004)

摘 要: 精度在 14bit 以上的 Sigma-Delta 调制器均采用高阶结构,从而存在复杂性较高的问题。本文采用二阶结构并借助 Matlab SDToolbox 设计一种使用开关电容电路结构实现的二阶 16bit 高精度 Sigma-Delta 调制器。通过对调制器的输出结果进行验证证明其具有 16bit 精度,从而降低了 14bit 以上调制器的阶数。通过对实际晶体管级电路的仿真,验证了该方法的有效性。

关键词: Matlab;高精度;离散时间 Sigma-Delta 调制器

中图分类号: TN432

文献标识码: A

文章编号: 1000-7180(2021)06-0077-05

Design of second order high precision discrete time sigma delta modulator

LIU Zhen-yu, SONG Shu-xiang, JIANG Pin-qun, CAI Chao-bo, CEN Ming-can

(College of Electronic Engineering, Guangxi Normal University, Guilin 541004, Guangxi China)

Abstract: Sigma-Delta modulators with accuracy above 14bit all adopt high order structure, which leads to high complexity problem. In this paper, a second-order 16 bit high-precision sigma delta modulator with switched capacitor circuit structure is designed by using the second-order structure and MATLAB SDtoolbox. The output results of the modulator are verified to have the accuracy of 16bit, thus reducing the order of the modulator above 14 bit. The effectiveness of the proposed method is verified by the simulation of a practical transistor level circuit.

Key words: MATLAB; high precision; discrete time sigma delta modulator

1 引言

Sigma-Delta 调制器具有其独特的过采样和噪声整形技术提高输出的信噪比,在高精度的模数转换器的选择上往往受到人们的欢迎,考虑到近年来单环二阶结构的 Sigma-Delta 调制器有效位数基本在 16 bit 以下且输入带宽不到 1 MHz,故本文将这个方法设计一个 16 bit 分辨率,输入信号带宽 1 MHz 的单环二阶一位离散时间 Sigma-Delta 调制器。利用 Mtalab 集成的 SD Toolbox 工具包^[1]以及

Simulink 环境下可以准确、快速、方便的给设计者提供具体电路设计参数的参考值并且可以验证设计是否符合预定的性能指标。

2 离散时间 Sigma-Delta 调制器行为级设计

2.1 Sigma-Delta 调制器原理

积分器和量化器是构成 Sigma-Delta 调制器的主要单元。用一个简单的一阶调制器进行说明,如图 1 所示,积分器与量化器的输出同符号,通过将反馈的信号与输入信号相减使得积分器的输出有减小或

收稿日期: 2020-09-17; 修回日期: 2020-10-23

基金项目: 国家自然科学基金(62061005);广西高校中青年教师科研基础能力提升项目(2019KY0049; 2020KY02028);广西研究生教育创新计划项目(YCSW2021070)

增大的趋势. 正弦信号输入与调制器的输出的效果图如图 2 所示.




图 1 Sigma-Delta 的基本结构框图




图 2 正弦信号输入与调制器的输出的效果图

2.2 非理想特性分析

2.2.1 采样时钟抖动

产生采样时钟的晶振不稳定会产生采样时钟抖动,因此晶振都有其精确度. 在实际应用中,当采样的时候由于时钟的抖动使得采样结果出现偏差,简单的来说就是在输入信号上叠加了一个随机误差信号,若假设 A 为正弦信号的幅值, f_m 为其频率,采样时钟为 f_s ,采样时间的误差是 δ ,那么式 1 可以表示产生的误差. 根据式 1 在 MATLAB 的 Simulink 环境下建立的采样时钟抖动模型如下图所示 3 所示.

$$x(t + \delta) - x(t) \approx 2\pi\delta f_{in} A \cos(2\pi\delta f_{in} t)$$
$$2\pi\delta f_{in} A \cos(2\pi\delta f_{in} t) = \delta \frac{dx(t)}{dt} \quad (1)$$




图 3 随机采样抖动模型

2.2.2 开关热噪声

热噪声又称电阻噪声属于白噪声谱,在积分器中采样电容 C_s 上的噪声总功率如式 2 所示.

$$e_T^2 = \int_0^\infty \frac{4kTR_{on}}{1 + (2\pi f R_{on} C_s)^2} df = \frac{kT}{C_s} \quad (2)$$

式中, k 为波尔兹曼常数; T 为绝对温度; C_s 采样电容.

输出信号是输入信号与开关热噪声之和,采样电容上输出信号如式 3 所示.

$$y(t) = [x(t) + e_T(t)]b = \left[x(t) + \sqrt{\frac{kT}{C_s}} n(t) \right] b \quad (3)$$

式中, $n(t)$ 是均值为零,方差为 1 的高斯过程; b 是积分器的增益. 根据式 (3) 在 Matlab 的 Simulink 环境下建立的开关热噪声模型如下图 4 所示.




图 4 开关热噪声模型

2.2.3 运放噪声

运放的噪声主要由(闪烁噪声) $1/f$ 噪声、热噪声与直流偏移导致的噪声三者之和构成. 故在 Matlab 的 Simulink 环境下建立的运放噪声模型如下图 5 所示.




图 5 运放噪声模型

2.3 行为级建模

下面本文以一款单环二阶一位离散时间 Sigma-Delta 调制器为例,利用 Mtalab 集成的 SD Toolbox 工具包进行行为级建模^[2]. 首先单环二阶一位离散时间 Sigma-Delta 调制器具体性能指标如表 1 所示:

表 1 单环二阶一位离散时间 Sigma-Delta 调制器具体性能指标

名称	设计数值
信号带宽(MHz)	1
量化器位数(bits)	1
阶数	2
过采样率	512
有效位数(bits)	16
信噪比(dB)	100

2.3.1 求解传递函数

借助于 Mtalab 集成的 SD Toolbox 工具包进行辅助设计. 首先进行传递函数的综合,采用 2 阶

1bit 量化传递函数. 传递函数综合的设置如下:

```
ntf=synthesizeNTF(Order,OSR,0,1.5,0);  
[sqnr,amp]=simulateSNR(ntf,OSR);  
plot(amp,sqnr,'-o','Linewidth',1);  
其中 Order=2,OSR=512.
```

如图 6 所示,根据生成的结果可以说明 SQNR 最高能达到 120 dB.




图 6 SNR 与输入范围

2.3.2 对反馈结构的相关系数求解

```
[a,g,b,c]=realizeNTF(ntf,form)  
form='CIFB';
```

由于使用反馈结构故上述代码部分设置为 CIFB. 通过运行 Matlab 得到的参数结果如下表 2 所示:

表 2 CIFB 结构参数

i	a_i	g_i	b_i	c_i
1	-0.378 7	0	0.378 7	0.272 7
2	-0.369 9	0	0.369 9	2.094 8
3	—	—	1	0.2

2.3.3 系数优化及行为级建模

根据实际电路需要,将上述参数进行微调以适应实际设计电容时的比例^{[3][4]},根据不断仿真调整得到的参数结果如下表 3 所示,所使用的 Matlab Simulink 模型如图 7 所示,有效位数的仿真结果(未加非理想因素)如图 8 所示. 从图 8 可知该二阶调制器理想时有效位数高达 18.63 bit,满足预定设计要求.

表 3 微调后 CIFB 结构参数

i	a_i	g_i	b_i	c_i
1	-0.3	0	0.5	0.3
2	-0.3	0	0.3	1
3	—	—	0.25	0.3




图 7 Matlab Simulink 模型




图 8 有效位数的仿真结果(未加非理想因素)

在实际电路中往往受到一些非理想因素的影响从而会影响调制器输出的有效位数,图 9 的 Matlab Simulink 模型是在图 7 的模型上加入了采样时钟抖动、开关热噪声和运放噪声因素再次进行仿真验证该调制器的有效位数,结果如图 10 所示可得加入上述非理想因素后有效位数为 18 bit,对设计指标仍有一定的裕量,因此再次验证该模型满足设计要求.

3 电路设计

从前文获得了电路的行为级仿真结果并进行了仿真验证. 本节将介绍具体的晶体管电路设计以及

设计后将该晶体管级调制器输出数据导入到 Matlab 进行有效位数的验证。




图 9 加入非理想因素的 Matlab Simulink 模型




图 10 有效位数的仿真结果(加入非理想因素)




图 11 晶体管级电路仿真结果

3.1 电路设计

本文单环二阶一位离散时间 Sigma-Delta 调制器基于 TSMC 130 nm 的工艺实现,本文电路根据第二节行为级仿真的参数比例设定积分电容,并在 cadence 下实现了电路图。

3.2 仿真验证

将电路在 cadence 下运行瞬态仿真得到的结果导入到 Matlab SDtoolbox 中的 PSD 进行仿真得到其有效位数为 16.36 bit,如图 11 所示,证明该晶体管电路有效位数达到设计要求。

3.3 本文设计与现有技术进行对比

本文通过 TSMC 130 nm 的工艺实现的单环二阶一位离散时间 Sigma-Delta 调制器有效位数为 16bit. 近年来许多 Sigma-Delta 调制器在 16 bit 以上的均是高阶(2 阶以上不含 2 阶)或者级联结构,阶数越高和级联结构占用的版图面积就越大,与现存的研究具体对比如表 4 所示,因此本文提出的 16 bit 单环二阶一位离散时间 Sigma-Delta 调制器可以解决版图占用面积过高以及高精度的要求。

表 4 近年发表的 16bit 精度以上 Sigma-Delta 调制器性能对比

文献	阶数结构	过采样率	信号带宽(KHz)	有效位数(bits)
[5]	3 阶单环	—	20	16
[6]	3 阶单环	128	20	16
[7]	2 阶单环	256	12	16
[8]	2 阶单环	128	1	12.4
[9]	MASH 2-2	—	12000	14
本文	2 阶单环	512	1000	16.36

注:“—”代表参考文献中该指标没有明确说明

4 结束语

本文设计了一种 1MHz 信号带宽 16 bit 单环二阶一位离散时间 Sigma-Delta 调制器,采用 TSMC 130nm 的工艺实现的晶体管级电路设计,并在 cadence 下运行瞬态仿真将得到的结果导入到 Matlab SDtoolbox 中的 PSD 进行仿真,仿真结果表明效位数为 16.36 bit,符合原定指标. 解决了精度在 14bit 以上的 Sigma-Delta 调制器均采用高阶结构复杂性较高的问题. 二阶高精度单环 Sigma-Delta

调制器结构简单易于集成,具有节省后续设计版图占用的面积,节省制造成本等重要意义.同时该设计方法流程也可以用于高阶调制器中.

参考文献:

- [1] SHANTHI PAVAN, RICHARD SCHREIER, GABOR C. TEMES. Understanding Delta-Sigma Data Converters, 2nd edition[M]. Hoboken, New Jersey, John Wiley & Sons, 2017.
- [2] 陈建球. 16 比特 1MHZ 信号带宽 Sigma-Delta 调制器的设计与实现[D]. 上海: 复旦大学, 2007.
CHEN J Q. Design and implementation of 16 bit 1MHz signal bandwidth sigma delta modulator[D]. Shanghai: Fudan University, 2007.
- [3] 曹桂平. 高精度 Sigma-Delta 调制器研究及 ASIC 实现[D]. 北京: 中国科学技术大学, 2012.
CAO G P. Study and ASIC implementation of high-resolution Sigma-Delta modulator[D]. Beijing: University of Science and Technology of China, 2012.
- [4] 屠卫洁. 4 阶全差分 sigma-delta 调制器设计与研究[D]. 苏州: 苏州大学, 2015.
TU W J. Design and study of fully differential four order sigma-delta modulator[D]. Suzhou: Soochow University, 2015.
- [5] DE BLASI M, DELIZIA P, DAMICO S, et al. A 16 bit 20 kHz bandwidth discrete-time $\Sigma\Delta$ modulator with VCO-based quantizer[J]. Analog Integrated Circuits and Signal Processing, 2012, 72(3): 521-529. DOI: 10.1007/s10470-011-9664-z.
- [6] 景新幸, 包远鑫, 胡胜. 一种低功耗 16bit 音频 Sigma-Delta 调制器的设计[J]. 微电子学与计算机, 2013, 30(9): 115-118. DOI: 10.19304/j.cnki.issn1000-7180.2013.09.029.
JING X X, BAO Y X, HU S. Design of a low-power

- 16 bit audio sigma-delta modulator [J]. Microelectronics & Computer, 2013, 30(9): 115-118. DOI: 10.19304/j.cnki.issn1000-7180.2013.09.029.
- [7] 周志兴, 来强涛, 姜宇, 等. 一种应用于角度传感器的 Sigma Delta ADC 设计[J]. 微电子学与计算机, 2019, 36(8): 25-29. DOI: 10.19304/j.cnki.issn1000-7180.2019.08.006.
ZHOU Z X, LAI Q T, JIANG Y, et al. Design of sigma delta ADC for angle sensor [J]. Microelectronics & Computer, 2019, 36(8): 25-29. DOI: 10.19304/j.cnki.issn1000-7180.2019.08.006.
- [8] LV X L, ZHAO X, WANG Y Q, et al. A low-power second-order sigma-delta modulator for MEMS digital geophones[J]. AEU-International Journal of Electronics and Communications, 2020, 119: 153173. DOI: 10.1016/j.aeu.2020.153173.
- [9] LI D, FEI C L, ZHANG Q D, et al. Mismatch errors randomization for multi-bit DAC in sigma-delta modulators based on butterfly-type network[J]. Microelectronics Journal, 2019, 94: 104651. DOI: 10.1016/j.mejo.2019.104651.

作者简介:

刘振宇 男, (1993-), 硕士研究生. 研究方向为模拟集成电路.

宋树祥(通讯作者) 男, (1970-), 博士, 教授, 博士生导师. 研究方向为模拟集成电路、智能检测系统.

E-mail: songshuxiang@mailbox.gxnu.edu.cn

蒋品群 男, (1970-), 博士, 副教授, 硕士生导师. 研究方向为集成电路设计与复杂网络理论及其应用.

蔡超波 男, (1986-), 硕士, 讲师. 研究方向为模拟集成电路.

岑明灿 男, (1987-), 硕士, 讲师. 研究方向为模拟集成电路.